１．

【アーカイブ（録画）配信】 ２０２６年１０月２６日まで受付（視聴期間：１０月２６日〜１１月５日まで）

※２０２６年１０月１５日(木） １３：００〜１７：１０ の録画配信です

1名につき５５，０００円（消費税込、資料付）
〔１社２名以上同時申込の場合のみ１名につき４９，５００円〕
〔大学、公的機関、医療機関の方には割引制度があります。詳しくは上部の「アカデミック価格」をご覧下さい〕

※定員になり次第、お申込みは締切となります。

１．AIデータセンターにおける光電融合技術と最新動向

【専門】
フラットパネルディスプレイ

【略歴】
1982年、日立製作所日立研究所に入所。半導体IC、LTPS開発に従事。
1993年、日立製作所電子管事業部（後の日立ディスプレイズ）へ異動。TFT-LCD開発。特にTV用IPS-LCDの開発を主な担当とする。
2009年パナソニック液晶ディスプレイ株式会社へ異動。FPD技術調査（LCD、OLED、QLED、μLEDなど）を行う。
2017年末退職。2018年1月よりサークルクロスコーポレーションFellow Analyst就任。

【講座の趣旨】
　データセンター向け半導体市場はフィジカルAI時代を迎えて拡大し続けている。しかし、その拡大を阻む最大の要因はデータセンター消費電力の急増であり、この対策は国家の成長戦略上も重要な施策になっている。NIVIDAは2025年にスーパーコンピュータ用のスイッチトレイQuantumにTSMC製造の光電融合CPO (Co-Packaged-Optics)を初採用、消費電力低減に効果が高いことを示した。
　さらに、2026年は汎用的なイーサ―ネットのデータセンター向けでスイッチトレイSpectrumにもCPOを導入することをCES2026で公表した。
　本セミナーでは、まず、製品適用が始まったばかりの光電融合CPOを支える、Solid core光ファイバー、DFB半導体レーザ、さらにはTSMCのCPOチップに搭載されているSiフォトニクスのMRM変調器、Geフォトダイオード（Ge PhD）それぞれの動作原理、構造、製造方法を詳細に解説する。
　次に、NVIDIAの2030年以降を含むAI プラットホーム、およびTSMCのCPOのそれぞれのロードマップを解析する。2030年以降ではガラスコア基板を使ったCPOのComputerトレイ化の、素子断面構造を推定する。また、NVIDIAのスイッチトレイSpectrumの光コネクト伝送系に使われるDSP付きプラガブル、LPO、CPOの消費電力、伝送系の配線数などを定量的に比較解析する。

【習得できる知識】
・光電融合CPOとこれに光ファイバー、半導体レーザ、技術を加えたデータセンター向け光伝送技術の市場・技術動向
・データセンター内光伝送理解に必要な、CPO素子（Coupe2.0）に搭載されたSiフォトニクスの MRM変調器、Ge PhDの動作原理、構造、製造方法
・NVIDIAのAI プラットホーム、TSMCのCPOロードマップに含まれる2028年適用可能性の第3世代CPO、2030年以降のガラスコア基板適用予定の素子の断面構造の情報
・NVIDAのQuantum-800X、Spectrum-6を例にした定量的な伝送系システムの理解と消費電力低減の定量的解析結果

１．データセンター用途での光電融合、CPOの必要性と対応技術
　　〜光電融合、CPOの必要性、対応技術と外部光源ELSの導入〜

２．データセンター用途での光源とその特性
　2.1　Solid core光fiberの分類、構造、重要特性
　2.2　半導体レーザとLEDの発光原理比較、発光のメカニズム（自然放出、誘電放出）

３．CES2026 NVIDIA公表NetworkスイッチにCPO初採用のAI Platform概要
　3.1　Rubin AI Platformの概要とラック構成
　3.2　データセンターPodの技術分類:EthernetベースPodとInfiniBandベースPod
　3.3　CPOを搭載したNetworkスイッチの詳細構成(Quantum-800X)

４．TSMCの第2世代CPO技術(Coupe2.0)の解析
　4.1　Coupe構造と搭載Siフォトニクス素子(MRM変調、Ge PD)の原理、構造、製造方法
　4.2　Coupeの電気信号、光信号の構成と流れの解析(NVIDIA Quantum-800X搭載品）
　4.3　3方式(DSP内蔵プラガブル、LPOプラガブル、CPO)共存の接続方式と消費電力比較

５．NVIDIAのAI Platform、TSMCのCPOロードマップの調査と解析
　5.1　NVIDIAとTSMCのロードマップ比較
　5.2　2027年以降適用を目指す第3世代CPO(GPU、HBM搭載のSiフォトニクス基板)構造推定
　5.3　2028年以降適用を目指すガラスコア基板を使ったComputerトレイの構造推定

【質疑応答】

２．Co-Packaged Optics対応薄膜チップ実装技術の開発と最新設備のご紹介

【専門】
実装技術

【略歴】
平成2年：東レエンジニアリング株式会社　入社
平成10年：光素子用超高精度フリップチップボンダー開発
平成18年：大型基板対応フリップチップボンダー開発
平成27年：μＬＥＤレーザー転写装置開発
令和6年〜：開発部門　技監（実装技術）

【習得できる知識】
パネルレベルパッケージ向けの設備の概要と、薄膜チップ実装技術の最新状況

１．ハイエンドパッケージ市場動向
　1.1　注力ポイント

２．パネルレベルパッケージ向け設備のご紹介
　2.1　異物検査装置
　2.2　高精度コーター
　2.3　大型ガラス基板検査装置
　2.4　高精度ボンダー

３．光電融合向け実装技術
　3.1　シリコンフォトニクスとは
　3.2　代表的な光部品実装技術
　3.3　レーザー転写技術LPT
　3.4　最開発状況

４．まとめ

【質疑応答】

３．光電融合を見据えた次世代半導体パッケージ向け樹脂材料の開発

●講師　味の素(株)　バイオ・ファイン研究所　主任研究員　霞 健一 氏

１．背景と問題提起
　1.1　AI/HPCにおけるデータ転送ボトルネック
　1.2　電気インターコネクトの限界（帯域・電力・熱）
　1.3　光電融合（Optoelectronic Integration）の必要性

２．次世代パッケージ技術動向（ECTC 2026）
　2.1　チップレット・2.5D/3Dパッケージの進展
　2.2　高密度RDL・ハイブリッドボンディング
　2.3　ガラス基板（Glass Core）の台頭
　2.4　Co-Packaged Optics（CPO）の位置づけ

３．光電融合アーキテクチャ
　3.1　CPOの基本構成（ASIC・PIC・光I/O）
　3.2　Optical Redistribution Layer（光RDL/ORDL）の役割
　3.3　光インターポーザと高密度光I/O

４．ポリマー材料の役割
　4.1　ポリマー導波路の基本構造と特徴
　4.2　光RDLとしてのポリマーの優位性
　4.3　電気RDL材料との機能比較

５．材料要求特性（マルチフィジックス）
　5.1　光学特性（低損失・結合・屈折率制御）
　5.2　電気特性（低Dk/Dfと高速信号対応）
　5.3　熱・機械特性（CTE・反り・応力）
　5.4　信頼性（リフロー・湿熱・長期安定性）
　5.5　プロセス適合性（フォト・ラミネーション・微細加工）

６．公開技術事例

７．まとめと展望
　7.1　ポリマー材料の価値（光＋電気＋実装の統合）
　7.2　次世代パッケージに向けた研究課題

【質疑応答】