1名につき６６，０００円（消費税込・資料付き）
〔１社２名以上同時申込の場合１名につき６０，５００円（税込）〕
〔大学、公的機関、医療機関の方には割引制度があります。
　　　　　　　　 詳しくは上部の「アカデミック価格」をご覧下さい〕

※定員になり次第、お申込みは締切となります。

＜１０：００〜１１：３０＞

１．3D集積/接合技術の開発動向〜プロセス・材料の側面から〜

東京大学　丹羽 正昭 氏

【ご活躍】imec Technical Advisor

＜１２：１０〜１３：４０＞

２．先端パッケージ基板向け低熱膨張積層材料および関連材料の開発

（株）レゾナック　城野 啓太 氏

【本講座で学べること】
　半導体パッケージの市場動向、低熱膨張有機コア材の動向、今後のPKG構造で求められている特性を学ぶことができる。

【講座概要】
　近年のIoTやAI、自動運転、更には5G、Beyond 5Gといった情報通信システムの普及により、高度情報処理の進展が加速、半導体デバイスでは高機能/高性能化のため、高集積/高密度化が進んでいる。それらの実現に向けて2.5D実装、Chipletなど、さまざまな実装技術の提案が進んでいるが、これらの実装形態の実現にはサブストレートがその機能を十分に発揮する必要がある。
　 一方、複雑化する実装方式、大型化するサブストレートが必要となることにより、実装工程中でのそりの顕在化、さらには実装歩留の低下など、多くの課題に直面している。レゾナックでは、こうした大型サブストレートでの課題を解決するため、これら先端パッケージ基板向けに低熱膨張積層材料をラインナップしている。
　本講演では、こうした低熱膨張積層材料の最新の開発状況と関連する高機能積層板の特性、開発の方向性について紹介する。

【プログラム】
１．会社紹介
２．技術トレンド
３．最新の低熱膨張コアの紹介
４．今後の新規構造での様々な特性発現

＜１３：５０〜１５：２０＞

３．先端パッケージの狭ギャップ、狭ピッチ化に対応したアンダーフィル材料の開発動向とシミュレーション、検証

サンユレック（株）　野口 一輝 氏

【講座概要】
　本講演では半導体チップ下にアンダーフィルさせる際、従来と異なる複数チップが搭載されたパッケージ基板や電極密度が異なるチップにおいて、塗布条件による気泡の残存や隣接するチップへの浸透などによる問題が発生する可能性がある。その最適塗布条件を事前に確認するツールとして浸透性シミュレーションを用いそれぞれのリスクを事前に検証した結果を紹介する。
　更なる狭ピッチ部品への適応に関しても、粒子法を用いたシミュレーションにより流動状態を予想し最適粒子サイズの選定に有効であることが確認された。その結果も紹介する。

【プログラム】
１. 会社紹介、事業紹介
２．次世代半導体パッケージ進化
３．アンダーフィルに関して
　3.1 プロセス
　3.2 材料紹介
　3.3 フィラーセパレーションの発生メカニズム
４．シミュレーション解析
　4.1 従来ソルバー型ソルバーでの検証
　4.2 新規EBGソルバーとの比較
　4.3 塗布方法による気泡リスクの検証
　4.4 マルチパッケージの塗布タイミングでの検証。
　4.5 10チップパッケージでの最適塗布条件の検証
　4.6 粒子法を用いたフィラー流動解析
５．まとめ

【質疑応答】

＜１５：３０〜１７：００＞

４．シリコンブリッジパッケージの最新動向とその封止技術

日本アイ・ビー・エム（株）　 丸島 千波 氏

【講座概要】
　IBMで提案するシリコンブリッジパッケージにおける封止技術について解説する。
パッケージ構造やそのアセンブリ方法を紹介した後、シリコンブリッジとメインチップを結ぶファインピッチバンプの封止材充填方法を説明する。
　また、メインチップと有機基板間のキャピラリーアンダーフィルプロセスでのボイド形成の課題について、解決へのアプローチを紹介する。
　最後に、シリコンブリッジパッケージの最新動向とその展望を述べる。

【プログラム】
１．シリコンブリッジパッケージの構造とアセンブリ技術
２．ファインピッチバンプへの封止技術
　2.1 Non-Conductive Paste (NCP)によるはんだ接合
　2.2 ジェットディスペンスによるCapillary Underfill (CUF)充填方法
３．シリコンチップ-ラミネート基板間の封止技術
　3.1 CUF内のボイド形成過程の観察
　3.2 アンダーフィル材の物性と流動の解析
　3.3 チップ間寸法とCUFの流動の関係
４．シリコンブリッジパッケージの展望

【質疑応答】